Implementación de un sistema sintonizable cancelador de interferencias de banda estrecha en un sistema de banda ancha [CÓDIGO GIC-09-003].

Descripción: Para el actual sistema de comunicaciones radio HFD+VL (HF Data+Voice Link) , financiado por el Ministerio de Ciencia e Innovación y AENA, se ha desarrollado un transceptor de HF de banda ancha. Este transceptor incorpora un cabezal de radiofrecuencia y una FPGA que digitaliza y procesa la señal. Para evitar que el transceptor sea vulnerable a interferencias de banda estrecha (saturan al equipo y lo silencian) surge este proyecto, cuyo objetivo es diseñar y desarrollar un sistema que identifique la interferencia, la sintetice en el dominio digital (DSP+FPGA) y la cancele en el dominio analógico. Para ello los pasos a seguir son: a) Estudio de señales intereferentes; b) Estudio de técnicas de cancelación; c) Implementación alto nivel y simulación de los algoritmos; d) Implementación en entorno real; e) Medidas y evaluación de la cancelación.

Requisitos: Imprescindibles: habilidad en el diseño e implementación en FPGA.

(FPGA). Recomendables: tener superadas las asignaturas relacionadas con el procesamiento digital de señal y que no tenga más de 4 asignaturas pendientes para finalizar la carrera. Orientado a alumn@s de la ETSIT.

Dotación: Sin dotación inicial. Posibilidad de dotación en función de los resultados obtenidos.

Tutor/es: Eugenio Jiménez Yguácel, Iván A. Pérez Álvarez y Baltasar Pérez Díaz.